北航新闻网11月13日电（通讯员 邓修齐）近日，北京航空航天大学集成电路科学与工程学院在芯片体系结构领域研究取得历史突破。关于图基础模型的研究成果被IEEE国际高性能计算机体系结构研讨会（IEEE International Symposium on High-Performance Computer Architecture，HPCA）录用。这是北航集成电路科学与工程学院首次以第一完成单位在HPCA上发表论文。集成电路学院2024级博士生邱铭治和2023级博士生张尚同为论文共同第一作者，王雪岩副教授与赵巍胜教授为共同通讯作者。

图基础模型（Graph Foundation Model，GFM）将语言模型的语义理解能力与图神经网络的拓扑推理能力相融合，展现出强大的泛化能力与精度优势。然而在许多对数据隐私有严格要求的应用场景中，推理须在本地完成。为此，业界普遍采用“轻量级Transformer前端＋GNN后端”的级联架构。

团队深入研究发现，这种级联架构面临三大瓶颈：一是量化压缩时忽视图结构，关键节点的误差会沿图传播放大；二是前端与后端对计算精度的需求不同，传统硬件难以兼顾，导致算力闲置；三是批量推理时不同子图之间存在大量重叠节点，带来大量重复计算。

图基础模型设计挑战及本工作设计创新点

针对上述问题，团队提出GFM的软硬件协同设计框架CATOR（论文题为《CATOR: Hardware-Software Co-Design for On-Premise Graph Foundation Models》）。从图结构出发，创新拓扑感知混合精度量化算法、精度可配置的前后端统一执行脉动阵列、局部性感知后端编排等软硬件协同创新技术。团队在28纳米工艺下完成了设计的仿真评估，实验表明，CATOR在几乎不损失精度的前提下，相比英伟达A100 GPU以及当前最先进的图基础模型专用加速器，在推理速度和能效上均取得显著提升。

该成果为图基础模型的高效本地化部署提供了芯片级解决方案，有望在各类图智能应用发挥重要作用。

HPCA是芯片体系结构领域公认的顶级学术会议，与ISCA、MICRO、ASPLOS并称芯片体系结构领域“四大顶会”。会议由IEEE计算机学会体系结构技术委员会（TCCA）主办，历来受到全球顶尖高校、科研机构以及英特尔、英伟达、谷歌等科技企业的高度关注。本届会议共有1113篇投稿进入评审，最终录用199篇，总体录用率仅为17.9%。

此次HPCA论文的录用，是北航集成电路学院在芯片体系结构与软硬件协同设计方向持续深耕的重要成果，体现了学院在“算法-架构-芯片”全栈协同创新方面的综合实力。未来，团队将继续面向人工智能等国家重大需求，推动专用芯片架构的原始创新与产业应用，为我国集成电路自主创新贡献北航力量。

（审核：高静）

编辑：贾爱平